作者:
dontbb (dontbb)
124.155.161.191 (台灣)
2022-11-25 07:16:28 → vivid23: 難,要進二、三線做 ic designer 的機率很低 (連面
試機會都很低),我是用人單位主管的話,這種履歷直
接跳過 107F 11-25 11:59
作者:
a5372935 (開罐器)
223.137.113.204 (台灣)
2022-07-20 10:56:22 → vivid23: PLC是自動控制的領域,如果你是 EE 背景,學習應該
不難。如果你是資訊偏軟的背景,進入障礙可能高一 3F 07-20 10:59
作者:
a0916581938 (Chiao12345)
27.52.169.34 (台灣)
2022-05-17 10:14:03 → vivid23: 其實你只要把 seq 電路和 combinational 電路分兩
個 always block 來寫,問題就會少很多 26F 05-17 11:51
作者:
teddy13579 (蟲子隨便都踩死...)
27.246.229.210 (台灣)
2022-04-15 14:34:07 → vivid23: 專案經理的 schdule 壓力也很大哦 28F 04-15 22:12
作者:
max112358 (讀研不是人)
61.228.104.33 (台灣)
2022-04-12 14:12:03 → vivid23: 我覺得短時間 verilog 仍然很難被取代。chsel 語法
的進入門檻還是有點高 1F 04-12 14:25