作者
標題 [新聞] 美祭出國家先進封裝製造計畫 凸顯高階封
時間 Wed Dec 13 18:21:30 2023
標題 [新聞] 美祭出國家先進封裝製造計畫 凸顯高階封
時間 Wed Dec 13 18:21:30 2023
美祭出國家先進封裝製造計畫 凸顯高階封測重要性
https://bit.ly/41ryrEg
![[圖]](http://iknow.stpi.narl.org.tw/Post/Figures/2023/market/ic_20251_20231212.png)
2023年11月下旬美國政府宣佈“國家先進封裝製造計畫”，預計將投入約30億美元補貼資
金用於晶片先進封裝行業，成為「晶片與科學法案」的首項研發投資計畫，主要是美方欲
提高美國半導體在先進封裝市場的佔比，藉此建立完整的上中下游半導體供應鏈，並維護
其供貨可呈現安全穩定的狀態。在此情況下，Apple擴大與Amkor在美國先進封裝方面的合
作夥伴關係，特別是成為亞利桑那州皮奧里亞Amkor新工廠的首發大客戶，也等同台積電
亞利桑納州廠量產的Apple晶片將就近由Amkor進行封裝。
金用於晶片先進封裝行業，成為「晶片與科學法案」的首項研發投資計畫，主要是美方欲
提高美國半導體在先進封裝市場的佔比，藉此建立完整的上中下游半導體供應鏈，並維護
其供貨可呈現安全穩定的狀態。在此情況下，Apple擴大與Amkor在美國先進封裝方面的合
作夥伴關係，特別是成為亞利桑那州皮奧里亞Amkor新工廠的首發大客戶，也等同台積電
亞利桑納州廠量產的Apple晶片將就近由Amkor進行封裝。
HPC應用驅動先進封裝市場規模快速擴展，使得2022~2028年先進封裝市場規模的年複合成
長率將明顯高於傳統封裝
有鑑於2022~2023年以來高速運算、人工智慧、5G等終端應用領域的持續驅動，加速對於
先進製程的需求，不過以尺寸微縮為主線的摩爾定律發展卻放緩，特別是22奈米製程節點
以下晶片的設計和製造成本呈指數級增加，傳統封裝型態已不敷使用，反觀先進封裝透過
增加I/O觸點數量及傳輸速率提升晶片整體性能，成為突破當前瓶頸的關鍵技術之一，故
藉由Yole的資料預測可知，2028年全球先進封裝市場規模將可成長至786億美元，總計
先進製程的需求，不過以尺寸微縮為主線的摩爾定律發展卻放緩，特別是22奈米製程節點
以下晶片的設計和製造成本呈指數級增加，傳統封裝型態已不敷使用，反觀先進封裝透過
增加I/O觸點數量及傳輸速率提升晶片整體性能，成為突破當前瓶頸的關鍵技術之一，故
藉由Yole的資料預測可知，2028年全球先進封裝市場規模將可成長至786億美元，總計
2022~2028年年複合成長率10.6%將遠高於傳統封裝3.2%的水準，而且預測2028年全球先進
封裝規模占總封裝市場之比重將由2022年的47%增加至58%。
值得一提的是，隨著電子產品朝向高效能、高整合度、低功耗等元件規格趨勢發展，半導
體廠將不再只是遵循摩爾定律發展，2.5D IC、3D IC將成為未來先進封測主要的發展趨勢
，其中又以2.5D CoWoS架構得以整合先進邏輯IC和高頻寬記憶體，適用於AI、機器學習和
數據中心等HPC應用最受市場矚目，特別是面對人工智慧應用熱潮，發展高效能運算晶片
已成趨勢，為提升晶片效能，Nvidia、AMD、Intel等也皆致力於導入先進封測。
體廠將不再只是遵循摩爾定律發展，2.5D IC、3D IC將成為未來先進封測主要的發展趨勢
，其中又以2.5D CoWoS架構得以整合先進邏輯IC和高頻寬記憶體，適用於AI、機器學習和
數據中心等HPC應用最受市場矚目，特別是面對人工智慧應用熱潮，發展高效能運算晶片
已成趨勢，為提升晶片效能，Nvidia、AMD、Intel等也皆致力於導入先進封測。
由於先進封裝成為後摩爾定律時代晶片性能提升的關鍵之一，因此吸引全球半導體製造與
封測領導廠商競相進行佈局
有鑑於看好未來先進封裝技術發展的潛力，以及將成為晶圓代工或IDM廠搶奪訂單客戶的
最大利器，可提供完整解決方案，故台積電、Inte、Samsung等全球半導體領導型廠商均
大力發展先進封裝或相關關鍵技術，其中台積電為現階段國際市場先進封裝技術的佼佼者
，況且基板上晶圓上晶片封裝(CoWoS)是當前AI及高性能晶片的主流選擇，此部分也使得
台積電不斷擴充CoWoS封裝產能。事實上，台積電除了在前段晶圓製造積極擴先進製程產
能外，後段先進封裝3DFabric平台布局同步推進，其中涵蓋CoWoS、整合型扇出封裝
最大利器，可提供完整解決方案，故台積電、Inte、Samsung等全球半導體領導型廠商均
大力發展先進封裝或相關關鍵技術，其中台積電為現階段國際市場先進封裝技術的佼佼者
，況且基板上晶圓上晶片封裝(CoWoS)是當前AI及高性能晶片的主流選擇，此部分也使得
台積電不斷擴充CoWoS封裝產能。事實上，台積電除了在前段晶圓製造積極擴先進製程產
能外，後段先進封裝3DFabric平台布局同步推進，其中涵蓋CoWoS、整合型扇出封裝
(InFO)、以及台積電系統整合晶片(TSMC-SoIC)等多種3DFabric平台的先進封裝技術，協
助完成異質和同質晶片整合，並持續擴展由3D IC矽堆疊及先進封裝技術組成的完備
3DFabric系統整合解決方案。
至於Intel則是推出EMIB、Foveros和Co-EMIB等先進封裝技術以實現互連頻寬倍增與功耗
減半的目標；Samsung祭出FOPLP技術，在大面積的扇出型封裝上進一步降低封裝體的剖面
高度、增強互連頻寬、壓縮單位面積成本；顯然由於先進封裝成為後摩爾定律時代晶片性
能提升的關鍵之一，畢竟技術組合與生態系推進異質整合封裝革新，且次世代封裝提升晶
片運算效能與傳輸速率，因此吸引全球半導體領導廠商競相進行佈局，成為先進製程以外
另一個重要的戰局。
減半的目標；Samsung祭出FOPLP技術，在大面積的扇出型封裝上進一步降低封裝體的剖面
高度、增強互連頻寬、壓縮單位面積成本；顯然由於先進封裝成為後摩爾定律時代晶片性
能提升的關鍵之一，畢竟技術組合與生態系推進異質整合封裝革新，且次世代封裝提升晶
片運算效能與傳輸速率，因此吸引全球半導體領導廠商競相進行佈局，成為先進製程以外
另一個重要的戰局。
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 203.145.192.245 (臺灣)
※ 作者: stpiknow 2023-12-13 18:21:30
※ 文章代碼(AID): #1bUOMide (Tech_Job)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1702462892.A.9E8.html
→ : 怎沒GG仔 來推一下 自家3D封裝製程….1F 12/13 18:35
推 : 明明是晶片你們做不出來，只能做封裝2F 12/13 18:47
推 : 美國工人真的要做封裝XDD3F 12/13 19:06
推 : 想到什麼做什麼 砸再多錢都不會成功4F 12/13 19:43
→ : GG幹嘛不連後段都帶過去5F 12/13 19:50
→ : 摸連摸6F 12/13 23:19
--